Intel Lakefieldプロセッサのチップ図：1つのコア（Sunny Cove）と4つのAtom（Tremont）のコア



10年前、ARMは異なるコアを備えた big.LITTLEマルチコアプロセッサ向けに異種アーキテクチャを導入しました。このハイブリッドシステムは、アプリケーションがバックグラウンドで実行されている間（つまり、ほとんどの場合）にCPUの電力消費を大幅に削減しました。その結果、デバイスの稼働時間が増加しました。 2019年、異機種アーキテクチャは、ついにIntelによって初めてx86プロセッサで使用されました。2020年には、1 + 4構成の2つのLakefieldプロセッサ（1つのコアと4つのAtomコア）が市場に参入するとアナンドテックは述べています。

Lakefieldプロセッサー

CPU

ベンチマーク

プロセッサ自体はまだパブリックドメインに登場していないため、Intelのベンチマークにのみ焦点を合わせています。同社が比較しているのは2つだけです。アンバーレイクY、つまり5W i7-8500Yと、1 + 4および0 + 4モードのi5-L16G7です（実際、クアッドコアAtomデザインとの比較）。



アンバーレイクYと比較した最初の点について：

• + 12％SPEC2006シングルスレッドパフォーマンス（Lakefieldでは3.0 GHz、Amber Lake-Yでは4.2 GHz）
• + 70％3DMark11グラフィックスパフォーマンスとHD615（24 EU、Gen 9.5 @ 1.05 GHz、2x4 GB LPDDR3-1866）対HD（64 EU、Gen11 @ 500 MHz、2x4 GB LPDDR4X-4267）
• + WebXPRT 3でワットあたり24％のエネルギー効率
• +グラフィックの100％AIロード、OpenVINOのResNet50 128パッケージ

モード1 + 4を0 + 4と比較すると、Webパフォーマンスが33％、エネルギー効率が+ 17％向上します。基本的に、ほとんどのタスクでは、LakefieldはクアッドコアAtomのように実行されます。





インテルレイクフィールドプロセッサーの耐久性を工場でテスト済み。写真：AnandTech



なぜプロセッサに「大きな」コアが必要なのですか？最小の待ち時間を提供する必要がある場合は、最も優先度の高い割り込みを処理する必要があります。画面を押す、キーボードで入力するなどです。これにより、他の4つのコアが最大負荷になった瞬間でも、デバイスの応答性が保証されます。

異種CPUのしくみ

Lakefieldは、1つの大きなコアと4つの小さなAtomコアを1つのチップに組み合わせたものです。一般的なレビューでは、これらのx86プロセッサは「5コア」と呼ばれる場合があり、通常は1 + 4と記述されています。





プロセッサーサイズ12 * 12 mm



Intelの目標は、エネルギー効率の高いAtomコアの利点と、電力を多く消費するが電力を消費するコアコアを組み合わせることです。その結果、「すべてのAtom」0 + 4と「すべてのコア」4 + 0の設計の間の中間プロセッサーになります。



Lakefieldを比較する最も簡単な方法は、大きなコアを追加した古いクアッドコアのAtomプロセッサーと比較することです。 4つの小さなAtomコアのクラスターは、大きな同時ワークロードを処理しますが、大きなコアは、ユーザーがアプリケーションをロードしたり、画面をタップしたり、ブラウザーをスクロールしたりすると反応します。



ハイブリッドアーキテクチャはすでにARMプロセッサで使用されており、Lenovoオペレーティングシステム（4 + 4設計）などのラップトップのQualcomm SnapdragonプロセッサなどのWindowsオペレーティングシステムでも使用されています。クアルコムは、さまざまなプロセッサコア設計間のワークロードを管理できる適切なスケジューラを開発するためにMicrosoftと多くの協力をしてきました。





さまざまな異種CPUアーキテクチャの視覚化の設計（スケールなし）



QualcommとIntelの主な違いは、ソフトウェアサポートにあります。QualcommプロセッサはARM命令を実行し、Intelプロセッサはx86命令を実行します。ほとんどのWindowsプログラムはx86命令用に構築されているため、従来のラップトップ市場におけるクアルコムのパフォーマンスが制限されます。Qualcommの設計では実際には「x86ストリーミング」が可能ですが、範囲は限定されており、パフォーマンスが低下します。ただし、この方向での作業は続行されます。

Foveros 3Dレイアウト

マイクロサーキット全体が12 * 12 mm ^2のケースに配置されているため、実際のシリコンのサイズははるかに小さくなります。下のマイクロサーキットの面積は92 mm ²で、上のマイクロサーキットは82 mm ²



です。Foverosの3次元レイアウトを持つCPUの一般的な設計を上の図に示します。ご覧のとおり、メインのコンピューティングマイクロ回路は上にあり、ベースの回路は下にあります。







上部の13層は10 nmプロセステクノロジーを使用して製造され、下部の10層は22 FFLプロセステクノロジーを使用して製造されます。

マイクロ回路の計算

表に示すように、マイクロ回路は互いに異なり、異なるプロセス技術を使用して製造されています。







第11世代のグラフィックスは領域の37％を占め、構成はIce Lakeプロセッサーと同じです。氷の湖のように、上はサニーコーブの中核です。インテルのエンジニアは、AVX-512レジスターをチップから物理的に取り外したと述べていますが、写真には表示されています。



以下は、おおよそ1つのSunny Coveコアのサイズである4つのTremont Atomコアです。



チップコンテンツの計算：

• 512KiB L2キャッシュを備えた1 x Sunny Coveコア
• 4 x Tremont Atomコア、1536 KiB L2キャッシュすべて
• 4 MBの最終レベルのキャッシュ
• アンコアおよびリング相互接続
• Gen11グラフィックスの64計算ユニット
• グラフィックエンジンGen11、2 x DP 1.4、2x DPHY 1.2、
• 60 fpsで4Kビデオおよび30 fpsで8KをサポートするGen11メディアコア
• 画像処理ユニット（IPU）v5.5、最大6台の16MPカメラをサポート
• JTAG、デバッグ、SVID、Pユニットなど
• LPDDR4X-4267メモリコントローラー

電源と信号点TSVの設計（シリコンビア経由）

ベースチップ

下のベースチップ



の写真ベースチップははるかにシンプルで、制限が少ない14ナノメートルプロセステクノロジーの最適化バージョンである22FFLプロセステクノロジーを使用して製造されているため、インテルはこれらのチップを問題なく、ほとんどスクラップなしで生産できます。主な問題は、2つのマイクロ回路間のダイ間の接続です。





Forevosダイツーダイインターコネクト（FDI） ベースチップの







内容：

• オーディオコーデック
• USB 2.0、USB 3.2 Gen x
• UFS 3.x
• PCIe Gen 3.0
• 常時接続のタッチハブ
• I3C、SDIO、CSE、SPI / I2C

最初のラップトップとタブレット

いくつかのレイクフィールドのラップトップとタブレットがすでに生産されています。初期のデバイスの中で...



Galaxy Book S（同様の仕様のQualcomm Snapdragon 8cxプロセッサーでも利用可能）、2020年7月に発売予定、1 TB







版







とタブレットの価格が2,499ドルと高いLenovo ThinkPad X1折りたたみ式タブレットラップトップMicrosoft Surface Book Neo、冬に近づく予定。

レイクフィールドの未来

このバージョンのLakefieldがベンチマークでうまく機能しない場合でも、これはIntelにとって大きな一歩です。ハイブリッド設計および基板間の多層ボンディングは、インテルの開発ロードマップで紹介されています。それはすべて、Intelがどれだけ実験したいか、そしてエンジニアリングのアイデアをどれだけうまく実装できるかにかかっています。インテルは将来、ハイブリッド8 + 8プロセッサー設計を検討する可能性があるという議論がありました。これについては何も知られていませんが、多層のバッキングを備えたヴェッキオ橋は間違いなく2021年末に予定されています。





前世代のマザーボードと比較したLakefieldマザーボードのサイズ（30 * 123mm）



おそらく、いくつかの革新的なIntelプロセッサは、デスクトップコンピュータ向けではなく、たとえば自動車や5Gネットワ​​ーク向けにリリースされるでしょう。Lakefieldは本質的に比較的低パフォーマンスのCPUであり、Atomプロセッサーのようにラップトップやタブレットにインストールされます。特にAMDモバイルプロセッサやSnapdragonのようなARMプロセッサでは、このセグメントで競争するのは容易ではないと事前に言うことができます。しかし、競争が激しくなればなるほど、購入者はより良くなります。